DIY 8-चैनल एनालॉग मैक्स / मिन वोल्टेज मॉनिटर: 13 कदम

2024 लेखक: John Day | [email protected]. अंतिम बार संशोधित: 2024-01-30 09:19

नियंत्रण प्रणाली और संबंधित उपकरण कई शक्ति स्रोतों से निपटते हैं, जैसे कि बायस लाइन या बैटरी, और किसी दिए गए सेट के बीच उच्चतम (या निम्नतम) लाइन को ट्रैक करना चाहिए।

उदाहरण के लिए, "मल्टी बैटरी" -पावर्ड सिस्टम में लोड स्विचिंग के लिए आवश्यक है कि सिस्टम बैटरी एरे (विशेष स्विचिंग एल्गोरिथम के एक फ़ंक्शन के रूप में अधिकतम या न्यूनतम) के बीच न्यूनतम या अधिकतम वोल्टेज पर नज़र रखता है और गतिशील रूप से लोड को रूट करता है वास्तविक समय में सबसे उपयुक्त स्रोत। वैकल्पिक रूप से, सिस्टम को उचित चार्जिंग के लिए निम्नतम-वोल्टेज बैटरी को अस्थायी रूप से अन-कनेक्ट करने की आवश्यकता हो सकती है।

एक अन्य उदाहरण आधुनिक सौर ऊर्जा प्रणाली है, जहां प्रत्येक सौर पैनल एक टिल्ट्रोटेट तंत्र से सुसज्जित है और एक सौर ट्रैकिंग सर्किट के साथ (बाद वाला पैनल को उन्मुख करने के लिए सूर्य की स्थिति की जानकारी प्रदान करता है)। अधिकतम-वोल्टेज जानकारी के साथ, प्रत्येक सौर पैनल की स्थिति को स्ट्रिंग के पैनल के आधार पर ठीक-ठीक किया जा सकता है, जो वास्तव में उच्चतम आउटपुट वोल्टेज प्रदान करता है, इस प्रकार बिजली अनुकूलन का एक बेहतर स्तर प्राप्त करता है।

वाणिज्यिक आईसी (मुख्य रूप से माइक्रोकंट्रोलर) के कई अलग-अलग ब्रांड हैं जो सिद्धांत रूप में अधिकतम वोल्टेज अनुयायी को लागू कर सकते हैं। हालांकि, उन्हें प्रोग्रामिंग की आवश्यकता होती है और मिश्रित-सिग्नल समाधान की तुलना में कम लागत प्रभावी होती है। डायलॉग ग्रीनपैकटीएम डिज़ाइन का पूरक डिज़ाइन की सामर्थ्य, आकार और प्रतिरूपकता को सकारात्मक रूप से प्रभावित कर सकता है। यह डिज़ाइन एनालॉग और डिजिटल सर्किटरी दोनों को एक ही चिप में एकीकृत करने के लाभ का फायदा उठाता है।

इस निर्देश में, आठ अलग-अलग स्रोतों के बीच अधिकतम (या अंततः न्यूनतम) वोल्टेज खोजक को लागू करने के लिए आवश्यक एनालॉग फ्रंट-एंड और डिजिटल लॉजिक लागू किया गया है।

8-चैनल एनालॉग अधिकतम/मिनट वोल्टेज मॉनिटर को लागू करने के लिए एक SLG46620G का उपयोग किया जाता है।

नीचे हमने वर्णित चरणों को समझने की आवश्यकता है कि 8-चैनल एनालॉग अधिकतम / मिनट वोल्टेज मॉनिटर बनाने के लिए समाधान को कैसे प्रोग्राम किया गया है। हालाँकि, यदि आप केवल प्रोग्रामिंग का परिणाम प्राप्त करना चाहते हैं, तो पहले से पूर्ण की गई ग्रीनपैक डिज़ाइन फ़ाइल को देखने के लिए ग्रीनपैक सॉफ़्टवेयर डाउनलोड करें। ग्रीनपैक डेवलपमेंट किट को अपने कंप्यूटर में प्लग करें और 8-चैनल एनालॉग मैक्स/मिनट वोल्टेज मॉनिटर बनाने के लिए प्रोग्राम को हिट करें।

चरण 1: ब्लॉक आरेख

चित्र 1 कार्यान्वित प्रणाली का वैश्विक आरेख दिखाता है।

8 चर वोल्टेज स्रोतों की एक स्ट्रिंग को मल्टीप्लेक्स किया जाता है और ग्रीनपाक के एडीसी मॉड्यूल में इंटरफेस किया जाता है जो एक अनुकूलित आंतरिक डिज़ाइन से जुड़ा होता है जो दूसरों के संबंध में उच्चतम वोल्टेज वाले स्रोत का चयन करने में सक्षम होता है। आंतरिक तर्क इस जानकारी को प्रदर्शन या आगे की प्रक्रिया के लिए आउटपुट करता है।

डिज़ाइन ग्रीनपैक SLG46620G उत्पाद पर आधारित है, क्योंकि यह एप्लिकेशन के लिए सभी आवश्यक एनालॉग और डिजिटल बिल्डिंग ब्लॉक्स को एम्बेड करता है। इस कार्यान्वयन में सरणी को सीधे ग्रीनपैक आईसी द्वारा संचालित एडीजी508 एनालॉग मल्टीप्लेक्सर के माध्यम से स्कैन किया जाता है।

आउटपुट जानकारी अधिकतम वोल्टेज पर वोल्टेज स्रोत संख्या के अनुरूप 3-बिट डिजिटल संख्या है। इस जानकारी को प्राप्त करने का एक सीधा तरीका 7-सेगमेंट डिस्प्ले के माध्यम से नंबर दिखाना है। इसे SLG46620G के डिजिटल आउटपुट को 7-सेगमेंट डिस्प्ले ड्राइवर, जैसे कि संदर्भ में वर्णित ग्रीनपैक समाधान या एक सामान्य 74LS47 IC में इंटरफेस करके आसानी से पूरा किया जा सकता है।

प्रस्तुत सर्किट अधिकतम वोल्टेज की तलाश में है। डिज़ाइन को न्यूनतम वोल्टेज खोजक में बदलने के लिए, एक साधारण प्री-कंडीशनिंग सर्किट को एनालॉग मल्टीप्लेक्सर और ग्रीनपैक एनालॉग इनपुट के बीच जोड़ा जाना चाहिए, मल्टीप्लेक्सर आउटपुट को 1 वी संदर्भ वोल्टेज से घटाना।

चरण 2: संचालन का सिद्धांत

डिज़ाइन का उद्देश्य अधिकतम वोल्टेज वाले स्रोत का चयन करना है, इसलिए अंतिम-अधिकतम मान को संग्रहीत करते हुए और इनपुट में अगले मान (जो स्कैन में अगले वोल्टेज स्रोत से संबंधित है) के साथ तुलना करते हुए पूरे सरणी पर एक स्कैन किया जाता है।

निम्नलिखित में हम सभी इनपुट के साथ एक "स्कैन" या "लूप" के रूप में एक पूर्ण बहुसंकेतन अनुक्रम का उल्लेख करेंगे।

दो मानों के बीच तुलना ACMP घटकों (हालाँकि, SLG46620G में उपलब्ध) के माध्यम से पूरी नहीं की जाती है, बल्कि DCMP मॉड्यूल द्वारा, मानों को क्रमशः डिजिटाइज़ किया जाता है। यह एक उन्नत और परिष्कृत तकनीक है जिसे पहले संदर्भ में संबोधित किया गया था।

चित्र 2 दिखाता है कि इस डिज़ाइन के लिए SLG46620G कैसे संरचित है।

एनालॉग इनपुट सिग्नल 1 के सेट गेन के साथ पीजीए घटक के माध्यम से एडीसी इनपुट में जाता है। 0-1 वी के इनपुट वोल्टेज को मैप करने के लिए समर्पित फ्रंट-एंड कंडीशनिंग इलेक्ट्रॉनिक्स के साथ सबसे अच्छा मैच खोजने के लिए विभिन्न लाभ सेटिंग्स भी संभव हैं। ग्रीनपाक एडीसी मॉड्यूल की रेंज।

एडीसी सिंगल-एंडेड मोड में काम करता है और एनालॉग सिग्नल को 8-बिट डिजिटल कोड में परिवर्तित करता है, जिसे बाद में डीसीएमपी मॉड्यूल में स्थानांतरित कर दिया जाता है। डिजिटल कोड को एसपीआई ब्लॉक में भी फीड किया जाता है, जिसे एडीसी/एफएसएम बफर के रूप में कॉन्फ़िगर किया जाता है, जहां एक डिजिटल कोड संग्रहीत किया जा सकता है और तब तक नहीं बदलेगा जब तक कि अगली पल्स एसपीआई सीएलके इनपुट में न आ जाए। ध्यान दें कि एक समर्पित लॉजिक ब्लॉक SPI CLK इनपुट को चलाता है। हम बाद में इस भाग की जांच करेंगे, क्योंकि यह उचित संचालन के लिए जिम्मेदार "मूल" तर्क है। एक नया डिजिटल कोड SPI मॉड्यूल में तभी संग्रहीत किया जाता है जब वह वास्तविक अधिकतम इनपुट वोल्टेज से संबंधित हो।

DCMP घटक का उपयोग वर्तमान ADC डेटा की तुलना अंतिम विजेता (जो कि अंतिम अधिकतम पाया गया है) के साथ करने के लिए किया जाता है जो SPI ब्लॉक में संग्रहीत होता है। यह OUT+ आउटपुट पर एक पल्स उत्पन्न करेगा जब नया ADC डेटा पिछले एक से अधिक होगा। हम नए विजेता के साथ SPI ब्लॉक को अपडेट करने के लिए OUT+ सिग्नल का उपयोग करते हैं।

एक वैश्विक घड़ी संकेत एडीसी रूपांतरण और सामान्य समय चलाता है। एक बार रूपांतरण करने के बाद, ADC के INT आउटपुट सिग्नल पल्स, ADC समानांतर डेटा आउटपुट के साथ समय पर समन्वित होते हैं। हम मैट्रिक्स 1 में डीएफएफ द्वारा कार्यान्वित 3-बिट बाइनरी काउंटर को बढ़ाने के लिए आईएनटी आउटपुट का भी उपयोग करते हैं, जो तीन कारणों से उपयोगी है:

1. काउंटर आउटपुट लाइनें बाहरी एनालॉग मल्टीप्लेक्सर को संबोधित करती हैं, इस प्रकार एडीसी को अगला इनपुट वोल्टेज प्रदान करती हैं;

2. स्कैन के दौरान अस्थायी विजेता को स्टोर करने के लिए गिनती को 3-बिट रजिस्टर (मैट्रिक्स 1 में कार्यान्वित) में फ्रीज कर दिया जाता है;

3. स्कैन पूरा होने के बाद दूसरे 3-बिट रजिस्टर (मैट्रिक्स में लागू) को अपडेट करने के लिए गणना को डीकोड किया जाता है।

चरण 3: तर्क कार्यान्वयन

एडीसी मॉड्यूल क्रमिक रूप से सभी इनपुट वोल्टेज के परिवर्तित डेटा को एक के बाद एक, अनिश्चित काल तक प्रदान करता है। एक बार जब मल्टीप्लेक्सर को 0b111 (दशमलव 7) संबोधित किया जाता है, तो काउंटर 0b000 (दशमलव 0) पर लुढ़क जाता है और इस प्रकार इनपुट वोल्टेज का एक नया स्कैन शुरू हो जाता है।

स्कैन के दौरान, समानांतर डेटा आउटपुट मान्य होने पर ADC INT आउटपुट सिग्नल उत्पन्न होता है। जब यह सिग्नल स्पंदित होता है, तो एनालॉग मल्टीप्लेक्सर को अगले इनपुट पर स्विच करना चाहिए, पीजीए को संबंधित वोल्टेज प्रदान करना। इसलिए, एडीसी आईएनटी आउटपुट चित्रा 2 के 3-बिट बाइनरी काउंटर का प्रत्यक्ष क्लॉकिंग सिग्नल है, जिसका 3-बिट समानांतर आउटपुट शब्द सीधे बाहरी एनालॉग मल्टीप्लेक्सर (चित्रा 1 में "वी चयन") को संबोधित करता है।

आइए अब एक उदाहरण देखें जहां इनपुट वोल्टेज में निम्नलिखित संबंध होने चाहिए:

क) V0 <V1 <V2

बी) वी2> वी3, वी4

ग) V5 > V2

चित्रा 3 अधिकतम-निर्णय तंत्र में शामिल मुख्य संकेतों का प्रतिनिधित्व करता है।

चूंकि डेटा को अंततः एसपीआई बफर रजिस्टर में आईएनटी दालों के साथ सिंक्रोनाइज़ किया जाता है, एक तुलना विंडो मौजूद होती है जहां एसपीआई बफर सामग्री की तुलना अगले एडीसी रूपांतरण परिणाम से की जाती है। इस विशेष समय के परिणामस्वरूप DCMP आउटपुट पर OUT+ दालों का उत्पादन होता है। हम एसपीआई बफर रजिस्टर में नए मूल्यों को लोड करने के लिए इन दालों का लाभ उठा सकते हैं।

जैसा कि पूर्ववर्ती चित्र के एसपीआई बफर डेटा लाइन से स्पष्ट है, एसपीआई रजिस्टर में हमेशा समय-समय पर, 8 इनपुटों में सबसे बड़ा मूल्य होता है और इसे तभी अपडेट किया जाता है जब डीसीएमपी मॉड्यूल (डीसीएमपी का जिक्र करते हुए) द्वारा एक बड़े मूल्य का पता लगाया जाता है। प्लॉट की OUT+ आउटपुट लाइन, गायब दालों के कारण V5 की तुलना में V2 को रजिस्टर में रखा जाता है।

चरण 4: गतिरोध का समाधान

यदि कार्यान्वित तर्क ऊपर वर्णित के रूप में होगा, तो यह स्पष्ट है कि हम एक गतिरोध की स्थिति से टकराएंगे: सिस्टम केवल एसपीआई बफर रजिस्टर में संग्रहीत एक से अधिक वोल्टेज का पता लगाने में सक्षम है।

यह उस स्थिति में भी मान्य है जब यह वोल्टेज कम हो जाता है और फिर एक और इनपुट, जो अब तक उससे कम है, उच्चतम हो जाता है: इसका कभी पता नहीं चलेगा। इस स्थिति को चित्र 4 में बेहतर ढंग से समझाया गया है जहां केवल 3 इनपुट वोल्टेज मौजूद हैं स्पष्टता।

पुनरावृत्ति के समय 2, V3 बूँदें और V1 वास्तविक अधिकतम वोल्टेज है। लेकिन DCMP मॉड्यूल एक पल्स प्रदान नहीं करता है क्योंकि SPI बफर रजिस्टर (0.6 V के अनुरूप) में संग्रहीत डेटा V1 (0.4 V) से बड़ा होता है।

सिस्टम तब "पूर्ण" अधिकतम खोजक के रूप में व्यवहार करता है और आउटपुट को सही ढंग से अपडेट नहीं करता है।

इस समस्या को दूर करने का एक अच्छा तरीका यह है कि जब सिस्टम सभी चैनलों का पूर्ण मतदान चक्र पूरा कर लेता है तो डेटा को SPI बफर रजिस्टर में फिर से लोड करना पड़ता है।

वास्तव में, यदि उस इनपुट पर वोल्टेज अभी भी उच्चतम है, तो कुछ भी नहीं बदलता है और नियंत्रण सुरक्षित रूप से चलता रहता है (ऊपर चित्र 4 का उल्लेख करते हुए, यह लूप पुनरावृत्तियों 0 और 1 का मामला है)। दूसरी ओर, यदि उस इनपुट पर वोल्टेज संयोग से किसी अन्य इनपुट से कम मान तक कम हो जाता है, तो मान को पुनः लोड करने से DCMP मॉड्यूल को नए अधिकतम मान के साथ तुलना करते समय OUT+ पल्स उत्पन्न करने की संभावना मिलती है (यह है लूप इटरेशंस 2 और 3) का मामला।

समस्या को दूर करने के लिए तर्क सर्किट का एक टुकड़ा आवश्यक है। जब लूप वास्तविक अधिकतम इनपुट तक पहुंचता है, तो इसे SPI घटक के लिए एक घड़ी संकेत उत्पन्न करना चाहिए, इस प्रकार इसके अद्यतन डेटा शब्द को SPI बफर रजिस्टर में फिर से लोड करने के लिए मजबूर होना चाहिए। इस पर नीचे भाग 7.2 और 7.6 में चर्चा की जाएगी।

चरण 5: डिवाइस कॉन्फ़िगरेशन - मैट्रिक्स0 सर्किट

SLG46620G में दो मैट्रिक्स ब्लॉक हैं, जैसा कि चित्र 2 में दर्शाया गया है। निम्नलिखित आंकड़े संबंधित डिवाइस कॉन्फ़िगरेशन दिखाते हैं।

सर्किट का ऊपरी भाग 3 DFFs (DFF0, DFF1, और DFF2) के साथ महसूस किया गया "लूप रजिस्टर" है। इनपुट मल्टीप्लेक्सर के प्रत्येक लूप के बाद इसे 7-सेगमेंट डिस्प्ले ड्राइवर को "विजेता" की बाइनरी संख्या भेजने के लिए ताज़ा किया जाता है, जो कि अंतिम स्कैन में उच्चतम वोल्टेज वाला इनपुट है। DFFs के लिए घड़ी और डेटा दोनों मैट्रिक्स 1 में क्रमशः पोर्ट P12, P13, P14 और P15 के माध्यम से लागू किए गए तर्क से आते हैं।

निचला हिस्सा पिन 8 पर इनपुट के साथ एनालॉग फ्रंट एंड और गेन X1 के साथ पीजीए है। ADC INT आउटपुट SPI के क्लॉकिंग लॉजिक और पोर्ट P0 के माध्यम से मैट्रिक्स 1 तक जाता है, जहां यह लागू काउंटर के लिए क्लॉक सिग्नल के रूप में काम करेगा।

ADC और SPI समानांतर डेटा आउटपुट को क्रमशः NET11 और NET15 लेबल किया जाता है ताकि मैट्रिक्स 1 में DCMP घटक से जोड़ा जा सके।

चरण 6: डिवाइस कॉन्फ़िगरेशन - एसपीआई क्लॉकिंग लॉजिक

जैसा कि पहले "लॉजिक इंप्लीमेंटेशन" सेक्शन में बताया गया है, एसपीआई बफर रजिस्टर को हर बार अपडेट किया जाता है कि वास्तविक संग्रहीत मूल्य और नए एडीसी रूपांतरण डेटा के बीच तुलना डीसीएमपी आउट + आउटपुट पर एक पल्स उत्पन्न करती है।

यदि यह संकेत ADC INT आउटपुट के साथ AND-ed है तो सिग्नल की अखंडता सुनिश्चित की जाती है। यह किसी भी स्पाइक और झूठी ट्रिगरिंग से बचा जाता है।

हमने यह भी रेखांकित किया है कि डेडलॉक स्थितियों को छोड़ने के लिए, जब लूप वास्तविक विजेता डेटा तक पहुंचता है तो एसपीआई बफर को अपडेट किया जाना चाहिए।

तीन संकेत तब उचित SPI क्लॉकिंग के लिए खेल में हैं:

1. एडीसी आईएनटी आउटपुट (LUT0-IN1)

2. DCMP OUT+ आउटपुट (LUT0-IN0 पोर्ट P10 के माध्यम से)

3. काउंट लैच सिग्नल के बराबर होता है (LUT0-IN2 पोर्ट P11 के माध्यम से)

पहले दो AND-ed हैं और दोनों OR-ed LUT0 में बाद वाले के साथ हैं, जिनका कार्यान्वयन चित्र 6 के अनुसार कॉन्फ़िगर किया गया है।

चरण 7: डिवाइस कॉन्फ़िगरेशन - मैट्रिक्स0 घटक गुण

आंकड़े 7-10 मैट्रिक्स 0 से संबंधित शेष घटकों की संपत्ति विंडो दिखाते हैं।

चरण 8: डिवाइस कॉन्फ़िगरेशन - मैट्रिक्स 1 सर्किट

चरण 9: डिवाइस कॉन्फ़िगरेशन - 3-बिट बाइनरी काउंटर

सर्किट के ऊपरी भाग में तर्क तत्व होते हैं, मुख्य रूप से एडीसी आईएनटी आउटपुट द्वारा देखे गए 3-बिट बाइनरी काउंटर, जैसा कि पहले ही चर्चा की जा चुकी है। यह काउंटर चित्र 12 में दिखाए गए काफी "मानक" योजनाबद्ध के साथ लागू किया गया है।

यह काउंटर हमारे डिजाइन में फ्लिप-फ्लॉप DFF9, DFF10, DFF11 और INV1, LUT4, LUT8 के माध्यम से महसूस किया गया है। DFF9 आउटपुट LSB है जबकि DFF11 MSB है जैसा कि चित्र 13 में दिखाया गया है।

LUT4 को XOR के रूप में कॉन्फ़िगर किया गया है जबकि LUT8 चित्र 12 के AND-XOR तर्क को निष्पादित करता है।

बाहरी एनालॉग मल्टीप्लेक्सर को संबोधित करने के लिए काउंटर आउटपुट तीन डिजिटल आउटपुट पिन पर जाते हैं।

LUT10 स्कैन पूरा होने पर काउंटर के कोड को डिकोड करता है और DLY8 और पोर्ट P12 के माध्यम से मैट्रिक्स 0 को एक पल्स फीड करता है। यह केवल काउंटर के आउटपुट को AND-ing द्वारा पूरा किया जाता है, इस प्रकार डिकोडिंग संख्या 7 dec (0b111 बाइनरी, लूप का अंत)।

चरण 10: डिवाइस कॉन्फ़िगरेशन - 3-बिट तर्क की तुलना करें

चित्रा 15 उस सर्किट को दिखाता है जिसका पता लगाने के लिए उपयोग किया जाता है जब लूप वर्तमान "विजेता" पते पर पुनरावृत्त हो रहा है। इस मामले में, जैसा कि पहले ही चर्चा की जा चुकी है, एक डिजिटल पल्स को संभावित गतिरोध की स्थिति को हल करने के लिए वर्तमान एडीसी परिणाम को फिर से लोड करने के लिए बाध्य करना चाहिए।

"विजेता" पता मैट्रिक्स 1 (नीचे देखें) के अस्थायी रजिस्टर में संग्रहीत किया जाता है, जबकि वर्तमान पता बाइनरी काउंटर द्वारा आउटपुट होता है।

XNOR गेट दोनों इनपुट समान होने पर एक सही (तर्क 1 या 'उच्च') आउटपुट प्रदान करते हैं। और सभी बिट्स (LUT9) के लिए यह सिग्नल हमें एक पल्स देता है जब दोनों बाइनरी कोड समान होते हैं। समता परीक्षक के रूप में XOR गेट्स के बारे में विवरण संदर्भ में पाया जा सकता है।

पोर्ट P11 के माध्यम से 'काउंटर-बराबर-लच' सिग्नल मैट्रिक्स 0 को पास किया जाता है।

चरण 11: डिवाइस कॉन्फ़िगरेशन - डिजिटल तर्क और अस्थायी रजिस्टर की तुलना करें

चित्र 11 का निचला भाग (चित्र 16 में हाइलाइट किया गया) DCMP ब्लॉक, इस डिज़ाइन का निर्णय लेने वाला भाग दिखाता है।

DFF6, 7, और 8 लूप के चलने के दौरान अस्थायी इनपुट नंबर "विजेता" को स्टोर करने के लिए 3-बिट रजिस्टर बनाते हैं। फ्लिप-फ्लॉप में इनपुट 3-बिट बाइनरी काउंटर आउटपुट हैं, जैसा कि चित्र 11 के वैश्विक मैट्रिक्स 1 सर्किट में दिखाई देता है, यहां स्पष्टता के लिए छोड़ दिया गया है।

इस रजिस्टर के आउटपुट सीधे 7-सेगमेंट डिस्प्ले को ड्राइव नहीं कर सकते क्योंकि स्कैन के दौरान यहां संग्रहीत मूल्य बदल जाता है और स्कैन के अंत में ही इसे 'वैध' माना जाना चाहिए।

इस कारण से, अस्थायी रजिस्टर आउटपुट इंटर-मैट्रिक्स पोर्ट P13, P14 और P15 के माध्यम से मैट्रिक्स 0 के लूप रजिस्टर से जुड़ते हैं।

चित्र 16 में यह देखना महत्वपूर्ण है कि अस्थायी रजिस्टर DCMP OUT+ आउटपुट द्वारा देखा जाता है जब ADC-SPI एक नए अधिकतम में तुलना परिणाम दर्ज करता है।

वही OUT+ सिग्नल पोर्ट P10 के माध्यम से मैट्रिक्स 0, SPI CLK लॉजिक को पास किया जाता है।

चरण 12: डिवाइस कॉन्फ़िगरेशन - मैट्रिक्स 1 घटक गुण

आंकड़े 17-19 मैट्रिक्स 1 से संबंधित घटक गुण विंडो दिखाते हैं।

चरण 13: परिणाम

कार्यान्वयन का परीक्षण करने के लिए, एक मूल्यांकन बोर्ड प्रोटोटाइप का निर्माण किया गया है, जहां 8 एनालॉग इनपुट वोल्टेज ट्रिमपॉट्स के साथ प्रतिरोधी डिवाइडर की एक श्रृंखला द्वारा प्राप्त किए जाते हैं (जैसा कि चित्र 20 में दिखाया गया है)।

उपयोग किया जाने वाला मल्टीप्लेक्स एक एडीजी 508 है, एक ऐसा हिस्सा जो एकल आपूर्ति (12 वी) के साथ काम कर सकता है।

7-सेगमेंट डिस्प्ले ड्राइवर 74LS47 है। यह एक समानांतर इनपुट शब्द को डीकोड करता है और सीधे एक सामान्य-एनोड 7-सेगमेंट डिस्प्ले चलाता है।

मूल्यांकन बोर्ड के पास 2x10 समकोण कनेक्टर है जो ग्रीनपैक एडवांस्ड डेवलपमेंट प्लेटफॉर्म में इसके विस्तार कनेक्टर पर सीधे प्लग इन करता है जैसा कि चित्र 21 में दिखाया गया है।

ग्रीनपैक एडवांस्ड डेवलपमेंट प्लेटफॉर्म के साथ संयोजन से तेजी से जांच के लिए संकेतों का माप लेना बहुत आसान हो जाता है। उदाहरण के लिए, चित्र 22 संकेतों का एक सेट दिखाता है (क्रमशः CLOCK, ADC INT आउटपुट, और DCMP OUT+ आउटपुट) जैसा कि HP 54620A लॉजिक एनालाइज़र द्वारा कैप्चर किया गया है। तरंगों को OUT+ सिग्नल के बढ़ते किनारे ('ए>बी' के रूप में लेबल किए गए दायरे पर) द्वारा ट्रिगर किया जाता है, इसलिए यह एक तरंग कैप्चर है जब एनालॉग इनपुट के बीच एक नए अधिकतम वोल्टेज का पता लगाया जाता है। वास्तव में, यह मूल्यांकन बोर्ड के ट्रिमपॉट्स में से एक को चित्र 22 में दिखाए गए संबंधित वोल्टेज को बढ़ाने के लिए घुमाकर प्राप्त किया गया था।

चित्र 23 मूल्यांकन बोर्ड की योजना को दर्शाता है।

निष्कर्ष

इस निर्देशयोग्य में, हमने मल्टी-चैनल नियंत्रण प्रणालियों के लिए एक सामान्य जोड़ के रूप में उपयोग किए जाने वाले आठ-चैनल अधिकतम (या न्यूनतम) वोल्टेज खोजक को लागू किया। प्रस्तुत दृष्टिकोण ग्रीनपैक घटकों की उन्नत सुविधाओं का फायदा उठाता है और दिखाता है कि एक एकल चिप एनालॉग और डिजिटल कार्यों में एकीकृत करना कैसे संभव है। कई वाणिज्यिक आईसी को डायलॉग ग्रीनपैक से बदला जा सकता है ताकि आवेदन का आकार और लागत कम हो सके।