विषयसूची:
- चरण 1: वीजीए नियंत्रक का इंटरफ़ेस
- चरण 2: वीजीए नियंत्रक को वीजीए डिस्प्ले के साथ एकीकृत करना
- चरण 3: फ़्रेम बफ़र डिज़ाइन
- चरण 4: नोट्स
- चरण 5: संलग्न फ़ाइलें
वीडियो: वीएचडीएल और वेरिलोग में एक साधारण वीजीए नियंत्रक का डिजाइन: 5 कदम
2024 लेखक: John Day | [email protected]. अंतिम बार संशोधित: 2024-01-30 09:21
इस निर्देशयोग्य में, हम RTL में एक साधारण VGA नियंत्रक डिज़ाइन करने जा रहे हैं। वीजीए कंट्रोलर डिजिटल सर्किट है जिसे वीजीए डिस्प्ले को चलाने के लिए डिज़ाइन किया गया है। यह फ्रेम बफर (वीजीए मेमोरी) से पढ़ता है जो प्रदर्शित होने वाले फ्रेम का प्रतिनिधित्व करता है, और प्रदर्शन उद्देश्य के लिए आवश्यक डेटा और सिंक सिग्नल उत्पन्न करता है।
यदि आप वेरिलोग/सिस्टम वेरिलोग कोड की तलाश कर रहे हैं: मेरे ब्लॉग वीजीए कंट्रोलर और वेरिलोग में वीडियो सिस्टम पर जाएं
चरण 1: वीजीए नियंत्रक का इंटरफ़ेस
वीजीए नियंत्रक में मुख्य इंटरफ़ेस संकेत निम्नलिखित हैं:
- पिक्सेल घड़ी या वीजीए घड़ी
- एचएसवाईएनसी और वीएसवाईएनसी सिग्नल
चुने गए वीजीए डिस्प्ले के लिए, आपको पहले इसे चलाने के लिए आवश्यक पिक्सेल क्लॉक की आवृत्ति की गणना करनी होगी। यह 3 मापदंडों पर निर्भर करता है: कुल क्षैतिज पिक्सेल, कुल लंबवत पिक्सेल, स्क्रीन ताज़ा दर।
आमतौर पर, एफ = टीएचपी * टीवीपी * रिफ्रेश रेट
संलग्न आरएआर में विभिन्न वीजीए डिस्प्ले के लिए आवश्यक पिक्सेल घड़ी पर प्रलेखन खोजें।
पिक्सेल घड़ी से HSYNC और VSYNC सिग्नल उत्पन्न होते हैं। HSYNC और VSYNC संकेतों का समय मापदंडों की संख्या पर निर्भर करता है: क्षैतिज और लंबवत फ्रंटपोर्च, क्षैतिज और लंबवत बैकपोर्च, क्षैतिज और लंबवत डिस्प्ले पिक्सेल, क्षैतिज और लंबवत सिंक पल्स चौड़ाई और ध्रुवीयता।
ये पैरामीटर चुने हुए वीजीए डिस्प्ले के लिए मानकीकृत हैं। इन दस्तावेजों को संलग्न आरएआर में खोजें।
ये पैरामीटर हमारे वीजीए कंट्रोलर आईपी में कॉन्फ़िगर करने योग्य पैरामीटर हैं।
चरण 2: वीजीए नियंत्रक को वीजीए डिस्प्ले के साथ एकीकृत करना
यह आंकड़ा दिखाता है कि वीजीए नियंत्रक को वीजीए डिस्प्ले के साथ कैसे एकीकृत किया जाए। सिस्टम को पूरा करने के लिए आपको दो और घटकों की आवश्यकता है:
- फ़्रेम बफ़र: मेमोरी जो प्रदर्शित होने के लिए फ़्रेम को रखती है।
- वीडियो डीएसी: डीएसी जो आरजीबी डिजिटल डेटा को परिवर्तित करता है और उचित वोल्टेज स्तर पर आरजीबी एनालॉग सिग्नल के साथ वीजीए डिस्प्ले चलाता है।
सबसे सरल और लोकप्रिय वीडियो DAC में से एक ADV7125 है। यह एक 8-बिट डीएसी है जो आरजीबी डिजिटल शब्दों को 0-0.7 वी एनालॉग सिग्नल में परिवर्तित करता है और वीजीए डिस्प्ले को चलाता है।
चरण 3: फ़्रेम बफ़र डिज़ाइन
यह वह मेमोरी है जो प्रदर्शित होने वाली छवि को 'संग्रहीत' करती है। यह आमतौर पर एक RAM या कभी-कभी ROM होता है। हम चर्चा करेंगे कि एक छवि का प्रतिनिधित्व करने के लिए एक फ्रेम बफर कैसे डिजाइन किया जाए। फ़्रेम बफ़र इस डिजिटल जानकारी को VGA कंट्रोलर के आदेश पर वीडियो DAC को भेजता है।
सबसे पहले हमें आवश्यक पिक्सेल गहराई तय करनी होगी। यह छवि की गुणवत्ता तय करता है, एक पिक्सेल कितने रंगों का प्रतिनिधित्व कर सकता है। 8-बिट डीएसी के लिए, हमें पिक्सेल के प्राथमिक रंग घटकों का प्रतिनिधित्व करने की आवश्यकता है: आर, जी, और बी प्रत्येक 8 बिट्स में। इसका मतलब है, एक पिक्सेल 24-बिट का होता है।
फ़्रेम बफ़र मेमोरी स्थानों में प्रत्येक पिक्सेल को सन्निहित तरीके से संग्रहीत किया जाता है।
मान लीजिए कि प्रदर्शित होने वाली छवि 800x600 पिक्सेल है।
इसलिए फ़्रेम बफ़र की आवश्यकता है 800x600 = 480000 x 24 बिट मेमोरी
मेमोरी का कुल आकार 800x600x24 = 1400 kB लगभग है।
यदि श्वेत और श्याम छवि, 800x600x1 = 60 kB लगभग।
ब्लॉक रैम शायद Xilinx FPGAs में एक फ्रेम बफर का प्रतिनिधित्व करने के लिए उपयोग किया जाता है।
चरण 4: नोट्स
- चुने गए डीएसी के आधार पर वीजीए नियंत्रक पर अतिरिक्त संकेतों की आवश्यकता होती है। मैंने ADV7125 का उपयोग किया है।
- वीजीए डिस्प्ले चलाने से पहले वीएसवाईएनसी और एचएसवाईएनसी पर फ्लिप-फ्लॉप के माध्यम से साइकिल विलंब जोड़ें। यह डीएसी और मेमोरी विलंबता के कारण है। पिक्सेल संकेतों को HSYNC और VSYNC के साथ सिंक्रनाइज़ किया जाना चाहिए। मेरे मामले में, यह 2 चक्र की देरी थी।
- यदि ब्लॉक रैम आकार की सीमा के कारण दिए गए आकार के फ़्रेम बफर को FPGA पर डिज़ाइन नहीं किया जा सकता है, तो छवि का प्रतिनिधित्व करने के लिए छोटी मेमोरी का उपयोग करें और पूर्ण फ़्रेम की सीमा के बजाय उपलब्ध मेमोरी की सीमा पर पते को रोल करने के लिए कोड को संपादित करें। यह पूरी स्क्रीन पर एक ही छवि को बार-बार दोहराएगा। एक अन्य विधि पिक्सेल स्केलिंग है जिसमें प्रत्येक पिक्सेल को पूरी छवि को कम रिज़ॉल्यूशन में पूर्ण स्क्रीन में दिखाने के लिए दोहराया जाता है। यह कोड में एड्रेस इंक्रीमेंट लॉजिक को ट्वीव करके किया जा सकता है।
- आईपी सभी एफपीजीए में पूरी तरह से पोर्टेबल है और विरटेक्स -4 एफपीजीए पर 100 मेगाहर्ट्ज तक सत्यापित समय है।
चरण 5: संलग्न फ़ाइलें
आरएआर में शामिल हैं:
- वीजीए नियंत्रक कोड
- वीजीए मानकों के पीडीएफ।
सिफारिश की:
VHDL में एक साधारण फोर-वे सेट एसोसिएटिव कैश कंट्रोलर का डिज़ाइन: 4 चरण
VHDL में एक साधारण फोर-वे सेट एसोसिएटिव कैश कंट्रोलर का डिज़ाइन: मेरे पिछले निर्देश में, हमने देखा कि एक साधारण डायरेक्ट मैप किए गए कैशे कंट्रोलर को कैसे डिज़ाइन किया जाए। इस बार हम एक कदम आगे बढ़ते हैं। हम एक साधारण चार-तरफा सेट सहयोगी कैश नियंत्रक तैयार करेंगे। लाभ ? कम छूट दर, लेकिन प्रदर्शन की कीमत पर
VHDL में एक साधारण कैश नियंत्रक का डिज़ाइन: 4 चरण
VHDL में एक साधारण कैश नियंत्रक का डिज़ाइन: मैं यह निर्देश योग्य लिख रहा हूँ, क्योंकि मुझे कुछ संदर्भ VHDL कोड सीखने और कैशे नियंत्रक को डिज़ाइन करना शुरू करने में थोड़ा मुश्किल लगा। इसलिए मैंने स्क्रैच से खुद को कैशे कंट्रोलर डिज़ाइन किया, और FPGA पर इसका सफलतापूर्वक परीक्षण किया। मेरे पास प
पीआईडी नियंत्रक वीएचडीएल: 10 कदम
पीआईडी नियंत्रक वीएचडीएल: कॉर्क इंस्टीट्यूट ऑफ टेक्नोलॉजी से ऑनर्स बैचलर डिग्री पूरी करने के लिए यह परियोजना मेरी अंतिम परियोजना थी। यह ट्यूटोरियल दो खंडों में विभाजित है, पहला पीआईडी कोड के मुख्य भाग को कवर करेगा जो कि परियोजना का मुख्य उद्देश्य है और दूसरा
वीएचडीएल में एसपीआई मास्टर का डिजाइन: 6 चरण
VHDL में SPI मास्टर का डिज़ाइन: इस निर्देश में, हम VHDL में स्क्रैच से SPI बस मास्टर डिज़ाइन करने जा रहे हैं
वीएचडीएल में यूएआरटी का डिजाइन: 5 कदम
VHDL में UART का डिज़ाइन: UART का मतलब यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर है। यह सबसे लोकप्रिय और सरल धारावाहिक संचार प्रोटोकॉल है। इस निर्देश में, आप सीखेंगे कि VHDL में UART मॉड्यूल कैसे डिज़ाइन किया जाए