विषयसूची:
- चरण 1: I2C बस अवलोकन
- चरण 2: वीएचडीएल में आरटीएल डिजाइन
- चरण 3: सिमुलेशन और परीक्षण
- चरण 4: महत्वपूर्ण नोट्स
- चरण 5: संलग्न फ़ाइलें
वीडियो: VHDL में I2C मास्टर का डिज़ाइन: 5 चरण
2024 लेखक: John Day | [email protected]. अंतिम बार संशोधित: 2024-01-30 09:21
इस निर्देश में, VHDL में एक साधारण I2C मास्टर को डिजाइन करने पर चर्चा की गई है।
नोट: पूरी छवि देखने के लिए प्रत्येक छवि पर क्लिक करें।
चरण 1: I2C बस अवलोकन
•इंटर इंटीग्रेटेड सर्किट के लिए खड़ा है।
• तुल्यकालिक, आधा द्वैध।
• टू वायर इंटरफेस - एसडीए और एससीएल।
•एसडीए - मास्टर और स्लेव द्वारा नियंत्रित सीरियल डेटा लाइन
•एससीएल - मास्टर द्वारा उत्पन्न सीरियल क्लॉक
•मल्टी-मास्टर, मल्टी-स्लेव प्रोटोकॉल।
•दो मोड - 100 kbit/sec और 400 kbit/sec: धीमा और तेज़।
चरण 2: वीएचडीएल में आरटीएल डिजाइन
हमारे I2C मास्टर की डिज़ाइन विशिष्टताएँ
- 8-बिट डेटा फ्रेम।
- केवल एससीएल यूनी-डायरेक्शनल कंट्रोल।
- 7-बिट दास पता।
- धीमी और तेज दोनों मोड का समर्थन करता है।
- सिंगल मास्टर, मल्टी-स्लेव।
- फिलिप्स द्वारा मूल I2C स्पेक्स के साथ अनुपालन किया गया।
शुद्ध आरटीएल कोड का उपयोग किया जाता है। तो आईपी सभी एफपीजीए में आसानी से पोर्टेबल है। आंतरिक रूप से उत्पन्न घड़ी का उपयोग करते हुए कॉम्पैक्ट एफएसएम आधारित डिजाइन इष्टतम क्षेत्र और प्रदर्शन सुनिश्चित करता है।
चरण 3: सिमुलेशन और परीक्षण
परीक्षण का वातावरण
- तृतीय-पक्ष I2C स्लेव IP का उपयोग करके कार्यात्मक सिमुलेशन और परीक्षण।
- Xilinx Vivado टूल सेट का उपयोग करके सिंथेसाइज़ किया गया।
- Artix-7 FPGA बोर्ड पर लागू और परीक्षण किया गया।
- 100 मेगाहर्ट्ज के लिए समय सत्यापित डिजाइन।
- डीएसओ/सीआरओ पर परीक्षण किए गए तरंग।
- Arduino UNO के साथ I2C स्लेव के रूप में संचार का सफलतापूर्वक परीक्षण किया गया।
चरण 4: महत्वपूर्ण नोट्स
- I2C स्लेव आईपी का उपयोग करते हुए मास्टर का परीक्षण करते समय, अपनी आवश्यकताओं के अनुसार स्लेव कोड को कॉन्फ़िगर करें। आप डिफ़ॉल्ट घड़ी आवृत्ति और दास पता बदलना चाह सकते हैं। घड़ी की आवृत्ति को मास्टर कोड में भी कॉन्फ़िगर किया जाना चाहिए।
- ऑन-बोर्ड परीक्षण करते समय, पुल-अप प्रतिरोधों को न भूलें क्योंकि एसडीए लाइन सामान्य नाली आउटपुट है !!! विभिन्न i2c गति के लिए अनुशंसित पुल-अप रोकनेवाला के लिए Google की जाँच करें। मैंने 100 kHz के लिए 2.2K का उपयोग किया।
- यदि परीक्षण बेंच का उपयोग नहीं कर रहे हैं और स्वतंत्र रूप से मास्टर का अनुकरण कर रहे हैं, तो ध्यान से एसडीए सिग्नल का अनुकरण करें, क्योंकि यह एक द्वि-दिशात्मक संकेत (इनआउट) संकेत है। इसके दो ड्राइवर हैं, मास्टर साइड और स्लेव साइड। आपको पता होना चाहिए कि कब 'बल' देना है और कब 'अनफोर्स' करना है।
- SCL यूनिडायरेक्शनल लाइन है। पुल-अप की कोई जरूरत नहीं है।
- कृपया आईपी दस्तावेज़ीकरण को अच्छी तरह से देखें।
चरण 5: संलग्न फ़ाइलें
- I2C मास्टर के सभी RTL कोड।
- परीक्षण बेंच, I2C स्लेव कोड भी परीक्षण के लिए।
- आईपी दस्तावेज़ीकरण।
किसी भी प्रश्न के लिए, मुझसे बेझिझक संपर्क करें:
मीतू राजो
मुझे फॉलो करें:
प्रश्नों के लिए संपर्क करें: [email protected]
सिफारिश की:
फ़्लिक में गेम डिज़ाइन ५ चरणों में: ५ चरण
5 चरणों में फ़्लिक में गेम डिज़ाइन: फ़्लिक गेम बनाने का एक बहुत ही सरल तरीका है, विशेष रूप से एक पहेली, दृश्य उपन्यास, या साहसिक खेल जैसा कुछ
VHDL में एक साधारण फोर-वे सेट एसोसिएटिव कैश कंट्रोलर का डिज़ाइन: 4 चरण
VHDL में एक साधारण फोर-वे सेट एसोसिएटिव कैश कंट्रोलर का डिज़ाइन: मेरे पिछले निर्देश में, हमने देखा कि एक साधारण डायरेक्ट मैप किए गए कैशे कंट्रोलर को कैसे डिज़ाइन किया जाए। इस बार हम एक कदम आगे बढ़ते हैं। हम एक साधारण चार-तरफा सेट सहयोगी कैश नियंत्रक तैयार करेंगे। लाभ ? कम छूट दर, लेकिन प्रदर्शन की कीमत पर
VHDL में प्रोग्रामेबल इंटरप्ट कंट्रोलर का डिज़ाइन: 4 चरण
वीएचडीएल में प्रोग्रामेबल इंटरप्ट कंट्रोलर का डिजाइन: इस ब्लॉग में मुझे जिस तरह की प्रतिक्रियाएं मिल रही हैं, उससे मैं अभिभूत हूं। मेरे ब्लॉग पर आने और मुझे अपने ज्ञान को आपके साथ साझा करने के लिए प्रेरित करने के लिए धन्यवाद दोस्तों। इस बार, मैं एक और दिलचस्प मॉड्यूल का डिज़ाइन प्रस्तुत करने जा रहा हूँ जो हम सभी एसओसी में देखते हैं - इंटरप्ट सी
VHDL में एक साधारण कैश नियंत्रक का डिज़ाइन: 4 चरण
VHDL में एक साधारण कैश नियंत्रक का डिज़ाइन: मैं यह निर्देश योग्य लिख रहा हूँ, क्योंकि मुझे कुछ संदर्भ VHDL कोड सीखने और कैशे नियंत्रक को डिज़ाइन करना शुरू करने में थोड़ा मुश्किल लगा। इसलिए मैंने स्क्रैच से खुद को कैशे कंट्रोलर डिज़ाइन किया, और FPGA पर इसका सफलतापूर्वक परीक्षण किया। मेरे पास प
वीएचडीएल में एसपीआई मास्टर का डिजाइन: 6 चरण
VHDL में SPI मास्टर का डिज़ाइन: इस निर्देश में, हम VHDL में स्क्रैच से SPI बस मास्टर डिज़ाइन करने जा रहे हैं